

DIALOG(R)File 352:Derwent WPI  
(c) 2002 Derwent Info Ltd. All rts. reserv.  
009647026 \*\*Image available\*\*  
WPI Acc No: 1993-340575/199343  
XRPX-Acc No: N93-262811

Substrate for liquid crystal display – has single crystal semiconductor film having light transmission holes on transparent substrate, and light shielding layer covering elements NoAbstract

Patent Assignee: SHARP KK (SHAF )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
<b>JP 5249496</b>	A	19930928	JP 9284609	A	19920305	199343 B

Priority Applications (No Type Date): JP 9284609 A 19920305

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 5249496	A	5	G02F-001/136	

Abstract (Basic): JP 5249496 A Dwg.1/4

Title Terms: SUBSTRATE; LIQUID; CRYSTAL; DISPLAY; SINGLE; CRYSTAL; SEMICONDUCTOR; FILM; LIGHT; TRANSMISSION; HOLE; TRANSPARENT; SUBSTRATE; LIGHT; SHIELD; LAYER; COVER; ELEMENT; NOABSTRACT

Derwent Class: P81; U14

International Patent Class (Main): G02F-001/136

International Patent Class (Additional): H01L-027/12; H01L-029/784

File Segment: EPI; EngPI

DIALOG(R)File 347;JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04257796 \*\*Image available\*\*

**SUBSTRATE FOR LIQUID CRYSTAL DISPLAY AND ITS PRODUCTION**

PUB. NO.: **05-249496** [JP 5249496 A]

PUBLISHED: September 28, 1993 (19930928)

INVENTOR(s): MATSUNAMI MITSUO

MORITA TATSUO

MIYAJIMA TOSHIAKI

TSUCHIMOTO SHUHEI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP  
(Japan)

APPL. NO.: 04-084609 [JP 9284609]

FILED: March 05, 1992 (19920305)

INTL CLASS: [5] G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2  
(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --  
Metal Oxide Semiconductors, MOS); R119 (CHEMISTRY -- Heat Resistant  
Resins); R124 (CHEMISTRY -- Epoxy Resins)

JOURNAL: Section: P, Section No. 1670, Vol. 18, No. 7, Pg. 69, January  
07, 1994 (19940107)

**ABSTRACT**

PURPOSE: To obtain TN system or the like having high contrast even in a structure using a single crystal semiconductor thin film.

CONSTITUTION: This liquid crystal display substrate is used for an active matrix liquid crystal display, comprising a plastic transparent plate 30 and a single crystal silicon film 10 having a hole 18 to transmit light on the rear surface of the plate 30. On the single crystal silicon film 10, MOB transistor .alpha. is formed as one structural component of the liquid crystal driving circuit. A metal film 50 as a light shielding layer is formed between the MOS transistor .alpha. and the plastic transparent plate 30 to cover the MOS transistor .alpha..

(10) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-249496

(43) 公開日 平成5年(1993)9月28日

(51) Int.Cl.<sup>5</sup>  
G 0 2 F 1/136  
H 0 1 L 27/12  
29/784

識別記号 500  
府内整理番号 9018-2K  
A

F I

技術表示箇所

9056-4M H 0 1 L 29/78

3 1 1 A

審査請求 未請求 請求項の数4(全5頁)

(21) 出願番号 特願平4-84609

(22) 出願日 平成4年(1992)3月5日

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 松浪 光雄

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(72) 発明者 森田 達夫

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(72) 発明者 宮崎 利明

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(74) 代理人 弁理士 大西 孝治

最終頁に続く


(54) 【発明の名称】 液晶表示用基板及びその製造方法

(57) 【要約】

【目的】 単結晶半導体薄膜を用いる構成でありながら、TN方式等のコントラストの高い方式を採用することができるようとする。

【構成】 アクティブマトリクス方式の液晶表示ディスプレイに使用される液晶表示用基板である。プラスチック透明板30の図中裏面には、透光穴18を有する単結晶シリコン膜10が形成されている。単結晶シリコン膜10には、液晶駆動回路の一構成部であるMOSトランジスタ $\alpha$ が形成されている。MOSトランジスタ $\alpha$ とプラスチック透明板30との間には、MOSトランジスタ $\alpha$ を覆うための光遮蔽層たる金属膜50が設けられている。

プラスチック透明板(透明基板)30 MOSトランジスタ $\alpha$



## 【特許請求の範囲】

【請求項1】 アクティブマトリクス方式の液晶表示ディスプレイに使用される液晶表示用基板において、液晶セルの一方の基板である透明基板と、透明基板の面上に形成され且つ複数の透光穴を有する単結晶半導体薄膜と、少なくとも液晶駆動回路の一構成部であり単結晶半導体薄膜上に形成された複数の素子と、前記複数の素子を覆う光遮蔽層とを具備していることを特徴とすることを特徴とする液晶表示用基板。

【請求項2】 単結晶半導体薄膜上に複数の素子以外の液晶駆動回路を形成してあることを特徴とする請求項1記載の液晶表示用基板。

【請求項3】 単結晶半導体ウエハ上に複数の素子を作成し、光遮蔽層を作成した後、光遮蔽層を挟んで透明基板を接着し、単結晶半導体ウエハの不要な部分を除去するとともに所定の厚さにすることにより、複数の透光穴を有する単結晶半導体薄膜を形成することを特徴とした請求項1記載の液晶表示用基板の製造方法。

【請求項4】 単結晶半導体ウエハ上に複数の素子を作成し、更に光遮蔽層を作成した後、光遮蔽層を挟んで支持基板を接着層で仮止めし、この状態で単結晶半導体ウエハの裏面を削って所定の厚さにして単結晶半導体薄膜を形成した後、支持基板を取り外し、単結晶半導体薄膜の不要な部分を除去することにより透光穴を形成することを特徴とした請求項1記載の液晶表示用基板の製造方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明はアクティブマトリクス方式の液晶表示ディスプレイに使用される液晶表示用基板及びその製造方法に関する。

## 【0002】

【従来の技術】 高度情報化時代の到来を控え、映像情報表示ディスプレイには平坦化が強く望まれている。各種方式のフラットディスプレイの中でも液晶表示ディスプレイは軽量低消費電力という優れた面も併せて持つので、その有力候補である。特に、アクティブマトリクス方式の液晶表示ディスプレイは、CRT (Cathodrd Ray Tube) に匹敵する画質を有することから注目されている。

【0003】 図4は従来のアクティブマトリクス方式の液晶表示ディスプレイの代表的な等価回路を示している。図中60は走査信号配線電極、61はデータ信号配線電極、63はMOSトランジスタである。図中64は透明電極端子65と対向電極端子66との間に封じ込んだ液晶である。MOSトランジスタ63のゲートには走査信号駆動回路68の出力電圧が走査信号配線電極60を通じて与えられ、これによりMOSトランジスタ63の導通状態が制御される。透明電極端子65にはデータ側駆動回路67の出力電圧がデータ信号配線電極61、MOSトランジスタ63の

チャネルを通じて印加され、液晶64が分極配向して液晶セルが駆動するようになっている。

【0004】 アクティブマトリクス方式の中でも液晶セルの一方の基板にガラス基板を、他方の基板に単結晶シリコンを用い、これにMOSトランジスタアレイを形成したMOSトランジスタ型アクティブマトリクス方式のものは、従来のLSI製造技術をそのまま利用でき、高性能な素子を簡単に作製できるというメリットがある。更に、周辺駆動回路をMOSトランジスタアレイの同一基板上に集積一体化することが容易であり、駆動回路部と表示部とのリード接続の簡易化、装置の小型化、高信頼性というメリットもある。即ち、MOSトランジスタ型アクティブマトリクス方式は、液晶表示ディスプレイの周辺回路部等の小型化、高信頼性、低価格化を図る上で最適である。

## 【0005】

【発明が解決しようとする課題】 しかしながら、単結晶シリコンを用いる限り、これが可視光領域で不透明であるために、コントラストが良好なTN方式等を用いることができず、液晶表示ディスプレイの画質が悪いという本質的な欠点がある。また反射タイプの方式を用いざるを得ない結果、暗所での使用が困難で、利用分野が制限される欠点がある。特に、家庭用テレビジョン等への応用には大きな問題となる。

【0006】 本発明は上記した背景のもとに創作されたものであって、単結晶シリコンを用いる構成でありながら、コントラストが良好なTN方式等を採用できる液晶表示用基板及びその製造方法を提供することにある。

## 【0007】

【課題を解決するための手段】 本発明の液晶表示用基板は、アクティブマトリクス方式の液晶表示ディスプレイに使用される液晶表示用基板であって、液晶セルの一方の基板である透明基板と、透明基板の面上に形成され且つ複数の透光穴を有する単結晶半導体薄膜と、少なくとも液晶駆動回路の一構成部であり単結晶半導体薄膜上に形成された複数の素子と、前記複数の素子を覆う光遮蔽層とを具備することを特徴としている。

## 【0008】

【実施例】 以下、本発明の実施例を図面を参照して説明する。図1はアクティブマトリクス方式の液晶表示用基板の一部断面図、図2は液晶表示用基板の製造プロセスを示す図である。

【0009】 ここに例をあげて説明する液晶表示用基板は、MOSトランジスタ型アクティブマトリクス方式の液晶表示ディスプレイに使用されるものである。図1に示す断面図は液晶表示ディスプレイの一画素に相当する部分を示している。

【0010】 図中30は透明基板としてのプラスチック透明板であり、液晶セルの一方の基板に相当する。なお、液晶セルの他方のガラス基板は図示省略されている。

【0011】プラスチック透明板30の面上(図中では下面)には単結晶半導体薄膜としての単結晶シリコン膜10が形成されている。また単結晶シリコン膜10の面上(図中では下面)には透光穴18を有している。この透光穴18の部分には液晶セルの透明電極22が形成されている。なお、液晶セルにおけるもう一方の透明電極及び液晶等は図示省略されている。

【0012】単結晶シリコン膜10にはMOSトランジスタ $\alpha$ が形成されている。MOSトランジスタ $\alpha$ は液晶駆動回路の一構成部であって、液晶セルを駆動するようになっており、 $\text{SiO}_2$ 膜11、15、17、配線電極12、13、14等から構成されている。

【0013】単結晶シリコン膜10とプラスチック透明板30との間には、絶縁膜42、金属膜50、接着層41がこの順番で設けられている。金属膜50はMOSトランジスタ $\alpha$ の図中上側面を覆っており、光遮蔽層としての役目を果たす。即ち、プラスチック透明板30から入り込んだ光を遮蔽してMOSトランジスタ $\alpha$ にあたることを防ぐようになっている。

【0014】但し、図1は一画素に相当する部分のみを示している関係上、他の透光穴18、MOSトランジスタ $\alpha$ 、金属膜50は図示省略されているが、液晶表示ディスプレイの画素数の個数だけ存在する。

【0015】次に、上記した構造を有する液晶表示用基板の製造方法について図2を参照して説明する。

【0016】まず、単結晶シリコンウエハ1の表面に熱酸化により $\text{SiO}_2$ 膜を作成する。そしてホトエッチング、反応性イオンエッティング等の選択エッティング技術により、MOSトランジスタ $\alpha$ のドレイン、ソースとなる部分の $\text{SiO}_2$ 膜11を除去して、所定パターンの $\text{SiO}_2$ 膜11を形成する(図2(a))。

【0017】その後、熱拡散方式又はイオン注入方式により、ドレイン、ソースとなる部分に、所定のn型拡散層を形成する。そしてゲートとなる部分の $\text{SiO}_2$ 膜11を選択エッティング技術により除去し、1000度程度の熱酸化により、所定パターンの $\text{SiO}_2$ 膜17を作成する。引き続き、基板表面にスパッタ又は電子ビーム蒸着等によりAL、MO等の金属膜を作成し、ホトエッティング技術、選択エッティング技術により所定パターンの配線電極13(ゲート線)を形成する。その後、CVD又はプラズマCVD法等により所定パターンの $\text{SiO}_2$ 膜15を作成する(図2(b))。

【0018】次に、ホトエッティング技術、選択エッティング技術により、ドレイン部、ソース部の電極窓を開けを行った後、再びスパッタ又は電子ビーム蒸着等によりAL、MO等の金属膜を作成し、ホトエッティング技術、選択エッティング技術により所定パターンの配線電極12、14(ソース線、ドレイン線)を形成する。これでMOSトランジスタ $\alpha$ が作成される。更に、CVD法やプラズマCVD

法により、SiN等の絶縁膜42を作成する。引き続きスパッタ又は電子ビーム蒸着等によりAL、MO等の金属膜を基板面上に作成し、ホトエッティング技術、選択エッティング技術により所定パターンの金属膜50を作成する(図2(c))。

【0019】その後、絶縁膜42等の面上にエポキシ等の接着材(接着層41)を塗布し、金属膜50を挟み込んでプラスチック透明板30を貼り付けて接着する(図2(d))。

【0020】そして、単結晶シリコンウエハ1の裏面側からグランディング、ラッピング、ボリッキング等により単結晶シリコンウエハ1を平滑に薄くして所定の厚さにする。そして反応性エッティング等を利用した選択エッティングにより、単結晶シリコンウエハ1のうちでもMOSトランジスタ $\alpha$ 等以外の不要な部分を除去する。これにより透光穴18を有する単結晶シリコン膜10が形成される(図2(e))。

【0021】次に、選択エッティング技術により $\text{SiO}_2$ 膜11、15を、又必要に応じ絶縁膜42、接着剤41を所定のパターンに順次、切除後、スパッタ又は電子ビーム蒸着等で、ITO(Indium Tin Oxide)膜等を基板全面に形成し、ホトエッティング技術、選択エッティング技術により所定のパターンの透明電極22を作成し、透明電極22と配線電極14とを接続すると、図1に示すような本発明の所望の透過型のアクティブマトリックス型液晶表示用基板が作成される(図2(e))。

【0022】第1の実施例による場合には、後述するメリットの他に、透明基板として安価で軽いプラスチック透明板を用いたので、液晶表示ディスプレイの低コスト化及び軽量化の点でメリットがある。

【0023】次に、第2の実施例について説明する。図3は液晶表示用基板の製造プロセスの一部を示す図である。図3(d)は第1の実施例の説明で用いた図1に相当するので、この図をもとに液晶表示用基板の構造について説明する。但し、第1の実施例と同じ構成部については同一の番号を付することにする。

【0024】図中30'は透明基板としてのガラス基板である。ガラス基板30'の面上には透光穴18を有する単結晶シリコン膜10が形成されている。図中43はSiN等の絶縁膜であり、この面上でも透光穴18の部分及び後述する配線電極14の上方部には、透明電極22が形成されている。なお、液晶セルにおけるもう一方の透明電極及び液晶等は図示省略されている。

【0025】単結晶シリコン膜10にはMOSトランジスタ $\alpha$ が形成されている。MOSトランジスタ $\alpha$ は $\text{SiO}_2$ 膜11、15、17、配線電極12、13、14等から構成されている。なお、MOSトランジスタ $\alpha$ の配線電極14は、絶縁膜43の一部に開けた穴を介して透明電極22と電気的に接続される。

【0026】MOSトランジスタ $\alpha$ と絶縁膜43との間に50は金属膜50'が設けられている。MOSトランジスタ $\alpha$

の上側面は金属膜50'により覆われており、金属膜50'は液晶駆動時のMOSトランジスタ $\alpha$ の光遮蔽層の役目を果たす。即ち、液晶セルにおける他方の透明基板(ガラス基板30'に対向する透明基板)から入り込む光がMOSトランジスタ $\alpha$ に当たることを防ぐ。

【0027】なお、ガラス基板30'と単結晶シリコン膜10との間に設けられているのは、ポリイミド、エポキシ等の接着層41'である。

【0028】次に、上記した構造を有する液晶表示用基板の製造方法について同じく図3を参照して説明する。

【0029】第1の実施例における図2(b)に示す製造プロセスまでは同じであるので、これ以後の製造プロセスについて説明する。図2(b)に示す状態から、ホトエッチング技術、選択エッチング技術により、MOSトランジスタ $\alpha$ におけるドレイン部、ソース部の電極窓開けを行った後、スパッタ又は電子ビーム蒸着等によりAl、Mo等の金属膜を作成し、ホトエッチング技術、選択エッチング技術によりソース・ドレインの配線電極12、14を作成する。これでMOSトランジスタ $\alpha$ が作成される。同様にして金属膜50'を作成する(図3(a))。

【0030】その後、単結晶シリコンウエハ1の図中表面に仮止め用の接着剤としてワックス44を塗布する。単結晶シリコンウエハ1の図中上側に、金属膜50'を挟みこむようにして、ガラス等の支持基板31をワックス44により仮止めをする。

【0031】この状態で、単結晶シリコンウエハ1の裏面側からグランディング、ラッピング、ポリッキング等により単結晶シリコンウエハ1を平滑に薄くして所定の厚さにして、単結晶シリコン膜10を形成する(図3(b))。

【0032】一方、ガラス基板30'の表面にポリイミド、エポキシ等の接着剤(接着層41')を塗布し、ガラス基板30'の表面を単結晶シリコン膜10の裏面に接着した後、所定の温度条件でワックス44を溶解させて支持基板31を取り外す(図3(c))。

【0033】次に、ホトエッチング技術、選択エッチング技術により、SiO<sub>2</sub>膜15、11、単結晶シリコン膜10、接着層41'のうちでも不要な部分を除去して、所定のパターン形状にする。このとき、単結晶シリコン膜10に透光穴18が形成される。その後、スパッタ又は低温CVD法等により、基板表面にSiN等の絶縁膜を作成し、ホトエッチング技術、選択エッチング技術により、絶縁膜13を形成する。このとき、透明電極22と配線電極14とを接続するための穴も形成される。

【0034】引き続き、スパッタ又は電子ビーム蒸着等によりITO(Indium Tin Oxide)膜等を基板表面に作成し、ホトエッチング技術、選択エッチング技術により、透光穴13の部分及び上記穴の周辺部に透明電極22を形成する。このとき透明電極22と配線電極14とが接続される(図3(d))。

【0035】上記した一連のプロセスを経て、液晶表示用基板が製造される。第2の実施例による場合でも、光遮蔽層としては第1の実施例と同様の効果が得られる。また、ソース・ドレインの配線電極12、14を形成すると同時に、光遮蔽層たる金属膜50'を形成するので、工程を減らすことができ、工程が簡略化するというメリットがある。更に、単結晶シリコン基板10の素子表面側からSiO<sub>2</sub>膜11、15等のエッチャリングが行われるので、ホトエッチャリング時の位置合わせが容易となるというメリットもある。

【0036】なお、上記第1、第2の実施例に限定されず、透明基板については石英等の他の基板の使用が可能で、単結晶半導体薄膜についてもGaAs等の他の単結晶半導体の使用が可能である。また、単結晶半導体薄膜上にMOSトランジスタ及び電荷蓄積のキャパシタ素子を形成する或いはCMOS、ダイオード素子、バイポーラ素子等を形成するようにしても良く、液晶駆動回路を含む周辺回路を形成するような形態を探っても良い。

【0037】

20 【発明の効果】以上、本発明の液晶表示用基板及びその製造方法による場合には、次に述べるメリットが得られる。まず、単結晶半導体薄膜に透光穴を設けたので、透過型の液晶表示ディスプレイとすることができる、コントラストが良好なTN方式等を用いることができる。それ故、バックライトを利用する等して、液晶表示ディスプレイの画面を明るく画質を良好にすることが可能となる。特に、家庭用テレビジョン等への応用も容易となる。また、光遮蔽層を設けた構成となっているので、これにより複数の素子が光の影響を受けることなく、安定して動作し、液晶表示ディスプレイの電気的特性が良好となる。更に、単結晶半導体薄膜に他の周辺回路やテレビジョンにおけるコントロール回路等が容易に組み込むことができる、組立コストの低減化や小型化を図る上でもメリットがある。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明するための図であって、液晶表示用基板の部分断面図である。

【図2】第1の実施例における液晶表示用基板の製造方法を説明するための図であって、製造プロセスを示す図である。

40 【図3】第2の実施例を説明するための図であって、製造プロセスを示す図である。

【図4】従来のアクティブラーマトリクス方式の液晶表示ディスプレイの代表的な等価回路を示す図である。

【符号の説明】

1 単結晶シリコンウエハ

10 単結晶シリコン膜

18 透光穴


$\alpha$  MOSトランジスタ

50 30 プラスチック透明板


31 支持基板  
41 接着層  
44 ワックス

30' ガラス基板  
50, 50' 金属膜





[図1]







[図4]



[図2]



[図3]



フロントページの続き

(72)発明者 土本 修平  
大阪府大阪市阿倍野区長池町22番22号 シ  
ヤープ株式会社内